RK3588有多个MIPI-DPHY控制器,可以支持4组 1x4lanes 的数据接入。
对于正常的应用来说,4组是独立、分开的。每一组MIPI数据信号是“4差分数据+1差分时钟”。
现在需要适配一个高端传感器:
- 控制信号:单路SPI,一个片选
- 图像数据:4组,每组为1x4lanes+1clk
这不是理想情况的 (4lanes)*4+1clk的形式。
请问:是否可以使SoC的4路控制器组合起来接入到这个传感器,实现单控制信号下的4个控制器同时接收这个传感器的数据?
关键的问题是,即使数据可以在上层拼接,实际控制链路只有一条,那驱动要怎么写才能适配V4L2让上层video节点同时访问4个硬件MIPI-CSI控制器?
----------
(考虑到问的是RK的芯片就放这个板块吧)
离线
没读懂,是想一个csi上挂多个摄像头? Virtual Channel支持的
离线
没读懂,是想一个csi上挂多个摄像头? Virtual Channel支持的
不是哦,是一个传感器要占用4个CSI控制器……离谱不,我也觉得离谱,但就是这样。
离线
4610 说:没读懂,是想一个csi上挂多个摄像头? Virtual Channel支持的
不是哦,是一个传感器要占用4个CSI控制器……离谱不,我也觉得离谱,但就是这样。
之前4k60是见过左右半屏拆到两组4lane csi的应用场景,实际是在vicap里再拼的
不过RK3588是2 *4lane 或 4* 2lane的csi吧,不支持4*4lane
最近编辑记录 4610 (2025-11-28 13:17:01)
离线
@4610
竟然真有这样的应用吗?
RK3588支持2个D/CPHY和4个2lane DPHY,但是DPHY可以组合为2个1x4lanes。如果把D/CPHY给用作DPHY,加起来就是4个1x4lanes了,就是不知道这样是不是有坑。方案还在评估,后面看看怎么想办法试试吧……
离线
@海石生风
你说的意思我明白,但是有一个问题是,这4组MIPI输入时共用一个SPI控制线路的。如果抽象为4个独立的控制器节点,上层应用访问某一个video设备的时候,对它的配置就会同时影响到其它video节点的数据输出,这一层面如何进行同步是个问题,我想至少要在SPI驱动中区分一下上层访问路径,屏蔽掉其它video节点的控制命令,只把控制权交给某个video,而其它video只做跟随。但是这样太过理想化了,不知道V4L2的整个链路上是不是能够支持。所以比较犹豫。
离线