WhyCan Forum(哇酷开发者社区)

注意：这是一个专用于VexRiscv的OpenOCD，支持使用了VexRiscv作为CPU的SoC（例如Murax、SaxonSoC等）。其并不支持其它RISC-V的CPU（反之亦然，主要是因为VexRiscv使用了非标准的调试协议）。
OpenOCD的Git库地址：SpinalHDL/openocd_riscv: Spen's Official OpenOCD Mirror
VexRiscv的Git库地址：SpinalHDL/VexRiscv: A FPGA friendly 32 bit RISC-V CPU implementation

说明：

• 编译时打开了CMSIS-DAP（仅v1）、J-Link和FTDI的支持，但受条件限制仅测试过CMSIS-DAP。

• 目前测试发现JTAG TCP不可使用（对应VexRiscv的仿真时同步调试功能），提示Error: TRST/SRST error，原因未知。

• 使用mingw32编译，理论上可用于32位、64位系统。

下载地址：openocd-vexriscv.zip