WhyCan Forum(哇酷开发者社区)

DMS和正常拷贝的数据，速率可以对比下

水一贴，DMA结合操作系统才能比较好发挥优势，在等待DMA传输结束时CPU可以很方便的切换出去做别的事情，而裸机则一般要通过设置状态结合中断来使用，程序结构也会变得奇奇怪怪，若使用查询等待的话可能还不如直接使用CPU操作来的快，因为CPU一般拥有总线最高优先权

这个问题是简单的cache问题，从另一个帖子里@armstrong 的回复明白了。正确invalidate和clean缓存后就没有传输错误了。DDMA一次可以传16M，NDMA一次可以256KB（文档上说是128KB）。

Wait State意思不知道。

Burst Length大约是每次传输数据，在总线上连续传几个“Data Width”那么大的数据。
对于从内存到内存，Burst Length设为4直接就可以用。
对于从内存到外设或外设到内存的DMA，如果Burst Length设为4，外设的FIFO一般有trigger level也要对应改。比如trigger level默认为1，表示FIFO里只要有1个数据就发送DRQ，让DMA来拷走。当Burst Length为4，trigger level也要>=4。
反过来，如果是从内存到外设拷数据的，FIFO的trigger level需要 <= (FIFO总长度 - 4)。

这个强悍了，如果跑100m，开机速度能提升很多的。不用花好几秒傻傻等数据复制了

请问楼主有没有遇到spi在用户程序可行，spl代码不行的问题
向这个代码，能不能看出有什么问题？

void sys_spi_flash_read(int addr, void* buf, int count)
{
    uint8_t *p = (uint8_t *)buf;
  SPI0->TXD = 0x03 | util_rev(addr);
    SPI0->MBC = 4 + count;
    SPI0->MTC = 4;
    SPI0->BCC = 4;
   
    SPI0->TCR |= SPI_TCR_XCH;
   
  while (count > 0) {
    if((SPI0->FSR & SPI_FSR_RXFIFO_CNT) >= 1)
    {
        *p++ = *(uint8_t *)&SPI0->RXD;
        count -= 1;
    }
  }
}

参考了坑网的其他的spi dma程序，还是没有调通。。。单独的spi 和 dma m2m都通了，不知道哪里配置错了，楼主可否分享一下源码或者配置

你参考这三个：

https://whycan.com/t_1514.html
https://whycan.com/t_3405.html
https://whycan.com/t_5298.html

请问 寄存器设置SPI速率设为100MHz 如何实现的

我也在做f1c100s驱动ST7789，跑lvgl还不如esp32，画面撕扯严重，想问一下是不是dma问题，还是说芯片性能就那样

@Quotation
DDMA一次可以传16M，NDMA一次可以256KB（文档上说是128KB）。我看文档上是128KB，那么你说的256KB是基于什么得出的结论呢？

楼主能再分享一下spi + dma的启动代码？