为什么Cache 写通模式 V3S还跑不过F1C100

秦九音 · 2021-02-22 17:17:51

如题同样的代码

最近编辑记录秦九音 (2021-02-22 17:20:31)

aozima · 2021-02-22 18:25:40

分块越大，性能越低吧。所以DDRx后面数据越大反而开销越大，虽然频率更高能弥补一些。

最近编辑记录 aozima (2021-02-22 18:26:15)

novice · 2021-02-23 00:23:06

回写方式性能比写通高，但是编程麻烦。

david · 2021-02-23 03:51:45

啥代码你咋测的

秦九音 · 2021-02-23 16:30:40

对的我现在就是回写模式但是我LCD和USB 不正常

novice 说：

回写方式性能比写通高，但是编程麻烦。

david · 2021-02-24 04:45:08

不知道arm9具体是怎么搞的通常write back还是write through配置mmu就好 io区域可以做成non-cacheable 也可以开cache 但是要加cache flush 比如一桢fb完成之后在m7上这些都是mmu干的

秦九音 · 2021-02-24 10:57:02

V3S是A7 我IO区域设置的uncachable和unbufferanle V3S DDR地址0x40000000开始往后64M是write back模式
不懂的是我LCD缓存数组如果强制定在uncachable和unbufferanle的区域上刷屏正常如果没有处理就不正常

david 说：

不知道arm9具体是怎么搞的通常write back还是write through配置mmu就好 io区域可以做成non-cacheable 也可以开cache 但是要加cache flush 比如一桢fb完成之后在m7上这些都是mmu干的

WhyCan Forum(哇酷开发者社区)