WhyCan Forum(哇酷开发者社区)

真乃神速。。。

主线音频输出ok了吗，板上放了功放和喇叭，到时候放点提示音什么的，

嗯，改成16bit之后是BGR的，
将framebuffer改成16bit
drivers/gpu/drm/sun4i/sun4i_framebuffer.c
sun4i_framebuffer_init->drm_fbdev_cma_init(drm, 16, drm->mode_config.num_connector);

发现uboot的io无法获得申请和控制
uboot中无法分配gpio，修改drivers/gpio/sunxi_gpio.c
static const struct udevice_id sunxi_gpio_ids[] = {
....
    ID("allwinner,suniv-pinctrl",    a_all),

uboot上电清除字符显示
uboot LCD不打印std信息
#ifdef CONFIG_VIDEO
#define CONSOLE_STDOUT_SETTINGS \
    "stdout=serial\0" \
    "stderr=serial\0"

uboot LCD不显示版本信息, defconfig文件添加 include文件添加 ，都无效
CONFIG_HIDE_LOGO_VERSION
最终 drivers/video/cfb_console.c 中修改
//#ifndef CONFIG_HIDE_LOGO_VERSION
#if 0

要是uboot启动后能显示gif就爽了

最近编辑记录 zhenfanhei (2019-05-08 08:58:54)

f1c100s的Framebuffer真是BGR的，在uboot里面显示bmp图片也是个反的，怎么办呢，

https://github.com/torvalds/linux/blob/master/drivers/gpu/drm/vc4/vc4_plane.c

static const struct hvs_format {
	u32 drm; /* DRM_FORMAT_* */
	u32 hvs; /* HVS_FORMAT_* */
	u32 pixel_order;
} hvs_formats[] = {
	{
		.drm = DRM_FORMAT_XRGB8888, .hvs = HVS_PIXEL_FORMAT_RGBA8888,
		.pixel_order = HVS_PIXEL_ORDER_ABGR,
	},
	{
		.drm = DRM_FORMAT_ARGB8888, .hvs = HVS_PIXEL_FORMAT_RGBA8888,
		.pixel_order = HVS_PIXEL_ORDER_ABGR,
	},
	{
		.drm = DRM_FORMAT_ABGR8888, .hvs = HVS_PIXEL_FORMAT_RGBA8888,
		.pixel_order = HVS_PIXEL_ORDER_ARGB,
	},
	{
		.drm = DRM_FORMAT_XBGR8888, .hvs = HVS_PIXEL_FORMAT_RGBA8888,
		.pixel_order = HVS_PIXEL_ORDER_ARGB,
	},
	{
		.drm = DRM_FORMAT_RGB565, .hvs = HVS_PIXEL_FORMAT_RGB565,
		.pixel_order = HVS_PIXEL_ORDER_XRGB,
	},
	{
		.drm = DRM_FORMAT_BGR565, .hvs = HVS_PIXEL_FORMAT_RGB565,
		.pixel_order = HVS_PIXEL_ORDER_XBGR,
	},
	{
		.drm = DRM_FORMAT_ARGB1555, .hvs = HVS_PIXEL_FORMAT_RGBA5551,
		.pixel_order = HVS_PIXEL_ORDER_ABGR,
	},
	{
		.drm = DRM_FORMAT_XRGB1555, .hvs = HVS_PIXEL_FORMAT_RGBA5551,
		.pixel_order = HVS_PIXEL_ORDER_ABGR,
	},
	{
		.drm = DRM_FORMAT_RGB888, .hvs = HVS_PIXEL_FORMAT_RGB888,
		.pixel_order = HVS_PIXEL_ORDER_XRGB,
	},
	{
		.drm = DRM_FORMAT_BGR888, .hvs = HVS_PIXEL_FORMAT_RGB888,
		.pixel_order = HVS_PIXEL_ORDER_XBGR,
	},
	{
		.drm = DRM_FORMAT_YUV422,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV422_3PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCBCR,
	},
	{
		.drm = DRM_FORMAT_YVU422,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV422_3PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCRCB,
	},
	{
		.drm = DRM_FORMAT_YUV420,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV420_3PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCBCR,
	},
	{
		.drm = DRM_FORMAT_YVU420,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV420_3PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCRCB,
	},
	{
		.drm = DRM_FORMAT_NV12,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV420_2PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCBCR,
	},
	{
		.drm = DRM_FORMAT_NV21,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV420_2PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCRCB,
	},
	{
		.drm = DRM_FORMAT_NV16,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV422_2PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCBCR,
	},
	{
		.drm = DRM_FORMAT_NV61,
		.hvs = HVS_PIXEL_FORMAT_YCBCR_YUV422_2PLANE,
		.pixel_order = HVS_PIXEL_ORDER_XYCRCB,
	},
};

	ret = drm_universal_plane_init(dev, plane, 0,
				       &vc4_plane_funcs,
				       formats, ARRAY_SIZE(formats),
				       modifiers, type, NULL);

改这里或许有用 ?

现在已经是16bit了， RGB565了，发现uboot里面也是用的ARGB8888的，浪费啊，==都试下改成16bit

哦，有点忙，uboot搞成16位还没搞，得搞寄存器，
顺便问下，全志的pcie要怎么配，H6弄了个pcie转sata板回来，想接上去看看

@mokemars， 真难得

u-boot不用改, 自动识别 64M DRAM ?

@smartcar 是的，不用改，超到900M，启动时间加快了0.1s而已， uboot 中 menuconfig  从408M 配成900M就行，温度没怎么变化，内核不用动
@阿黄， RSB好像看到能到40MHz???， 所以cpld接的RSB上，还不会用，需要时再调吧

clock_sun6i.c中
    /*
     * sun6i: PLL1 rate = ((24000000 * n * k) >> 0) / m   (p is ignored)
     * sun8i: PLL1 rate = ((24000000 * n * k) >> p) / m
     */
    n = clk / (24000000 * k / m);   // 24*3/2=36MHz *25=900MHz   
    writel(CCM_PLL1_CTRL_EN | CCM_PLL1_CTRL_P(p) |
           CCM_PLL1_CTRL_N(n) |    CCM_PLL1_CTRL_K(k) | CCM_PLL1_CTRL_M(m), &ccm->pll1_cfg);
     
    printf("cpu-pll1: n:%d k:%d m%d  --> %dMHz\n", n, k, m, 24*k*n/m);     

uboot输出
U-Boot SPL 2018.01 (May 16 2019 - 22:30:17)
DRAM: 64 MiB
cpu-pll1: n:25 k:3 m2  --> 900MHz

内核ccu-suniv.c还碰到个问题，请教下各位，这么写是ok的，
    val = readl(reg + SUNIV_PLL_CPU_REG);   
    n = val>>8;
    n &= 0x1f;
    n += 1;
    k = val>>4;
    k &= 0x03;
    k += 1;
    m = val;
    m &= 0x1f;
    m += 1;       
    freq = (24*n*k/m);
    //printk("CPU_PLL: 0x%x n:%d k:%d m:%d p:%d --> %dMHz\n", val, n, k, m, p, freq);   
        printk("CPU_PLL: 0x%x  %dMHz\n", val, freq);    //zengfh

这么写是不OK的，kernel启动会算出来为0，何解？ 难道语法还错了？
    n = (val>>8) & 0x1f + 1;
    k = (val>>4) & 0x03 + 1;
    m = val & 0x03 + 1;
    p = (val>>16) & 0x03;
    freq = (24*n*k/m);

内核打印是
CPU_PLL: 0x90001821  900MHz

最近编辑记录 zhenfanhei (2019-05-16 23:20:23)

我的意思是OK 与 不OK的, 就那处不一致.

那个延时可能会被优化，里面加汇编的 nop 指令就不会被优化吧

f1c200s贴出来了，有案子上用，内存大的确爽一些，RSB还不行，后面还是接上AGM  AG1280来做点应用电路，弄了个核心板方式，兼容S3的，可放底板上，5" IPS屏和电容触摸能用了
本来要在嘉立创做黑色的，结果他们不能做4边的邮票孔，只要好华强做了绿色的

awtk支持旋转，在5寸IPS上没横着显，看来要摸索下

关注关注...

内存测试大家看下，如何

那个屏的盒子哪找的！有联接么

这是非常好的LCD TFT。请提供源代码

请教下如何修改ARGB565

坛里有个帖子，说是修改TCON0的控制寄存器的值，第23位是对R-B顺序进行交换的。在手册的第5.1.5.15章节：

5.1.5.15. TCON0 Control Register
Offset: 0x040           Register Name: TCON0_CTRL_REG

BIT-23   R/W   SWAP: TCON0 data manipulation
0: default
1: swap RED and BLUE data at FIFO1

--第23bit = 1，就可以交换R-G