您尚未登录。

#2 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 拆解了一块USB Blaser II,内部芯片方案令人好奇 » 2022-12-27 13:58:53

david 说:

感谢您提供的链接,我好像看懂USB Blaster的工作原理了。

#3 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 拆解了一块USB Blaser II,内部芯片方案令人好奇 » 2022-12-27 13:31:06

@echo
是这么个道理,正常来说I代的速度如果优化好了,也可以得到很好的性能。使用USBHS不仅需要USB接口的支持,同时也受限于SPI的速度,最多也只能说HS能够提供大于12M的数据传输带宽,但是也没能到理论上的480M速度,最多也只能到24M左右,性能提升有限。

#4 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 拆解了一块USB Blaser II,内部芯片方案令人好奇 » 2022-12-26 17:43:06

DENHJD 说:

有没有可能这是RiscV呢 lol
如果没错的话应该是CH32V307WCU6

不亏是大佬,我对比了下手册上的引脚,几乎可以99%确定是这个型号,感谢大佬提供的思路。

#5 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 拆解了一块USB Blaser II,内部芯片方案令人好奇 » 2022-12-26 17:38:02

echo 说:

@stm32f407
在这里USBHS并没有什么意义,12M的USBFS充分优化以后足够用了。就好比你在国道上开一辆F1赛车,并不比买菜车更好。

大佬,您好,您的工作让我深深感到敬佩,能够得到您的回复也很荣幸,但是我没有贬低USBFS的意思。我在使用Stratix V系列的FPGA时候,对比过速度上的区别,II代的USBHS的TCK时钟频率可以到24M,不管怎么说都比FS要快,尤其是在固化的时候,我用I代要等很久才行,换成II代有了很大的改善。然后就自己也买了一个Blaster II,因为对此感到了一些好奇,买了一个后顺便拆开看看别人是怎么做的,然后把里面的电路板照片分享了出来。

#6 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 拆解了一块USB Blaser II,内部芯片方案令人好奇 » 2022-12-25 09:51:11

echo 说:

随便一个带USB的单片机就可以搞定,比如CH552

这个我能理解您说的意思,确实随便用一个带USB的单片机都能搞定。但是这个是模拟了USB Blaster II,相比于一般的FullSpeed提升到了HighSpeed,速度上也更快了,每一个USB数据包也从64Bytes提升到了512Bytes。
我感觉像是一个带有HighSpeed USB的单片机实现的,然后把接收到的数据内部模拟产生JTAG协议。

#7 Xilinx/Altera/FPGA/CPLD/Verilog » 拆解了一块USB Blaser II,内部芯片方案令人好奇 » 2022-12-24 18:48:54

stm32f407
回复: 15

一开始以为是用的68013+FPGA的方案制作的USB Blaster II,但是拆开以后发现里面的主芯片只有一个,然后是电平转换芯片。
其中主芯片的丝印被磨掉,然后看具体的接口像是用的带有高速USB的ARM芯片,然后模拟USB Blaster II的协议,然后把命令转换成对应的JTAG接口操作,再通过电平转换芯片与外部连接。
所以,问题来了,里面用的主控是啥?
top.jpg
bottom.jpg
论坛里有大佬能科普下这是什么方案么?

页脚

工信部备案:粤ICP备20025096号 Powered by FluxBB

感谢为中文互联网持续输出优质内容的各位老铁们。 QQ: 516333132, 微信(wechat): whycan_cn (哇酷网/挖坑网/填坑网) service@whycan.cn