cxslml 发表的帖子

cxslml · Xilinx/Altera/FPGA/CPLD/Verilog

FluxBB bbcode ft4232

cxslml · Xilinx/Altera/FPGA/CPLD/Verilog

1、自制了一个FT4232小板子，想要实现1JTAG+3UART，A做JTAG，B做RS485(支持收发切换使能)，C做TTL，D做RS232
2、目前已验证JTAG功能正常（使用网上的固件）
3、存在的问题，如果使用网上的JTAG固件后（固件默认不支持B通道的RS485收发使能切换），再使用FT_PROD工具设置B通道的“RI as RS485 Enable”后JTAG无法使用，RS485可以正常使用（说明切换功能设置成功），观察到FT_PROG设置完成后原本写入“Xilinx标志”的部分内容（vivado用于识别jtag）被修改
4、请教一下大家，这个问题能否解决，A通道支持JTAG的同时B通道支持RS485收发自切换，是否需要重新编写固件

cxslml · Xilinx/Altera/FPGA/CPLD/Verilog

找到没，没找到的话我明天可以发一份给你，有jtag引脚定义和四个连接器的座子定义

cxslml · 全志 SOC

公司有做t507的方案，有一些释放的sdk，看需要的话我可以帮你找找

WhyCan Forum(哇酷开发者社区)

#1 Re: Xilinx/Altera/FPGA/CPLD/Verilog » FT4232固件问题请教 » 2025-03-27 09:43:07

#2 Xilinx/Altera/FPGA/CPLD/Verilog » FT4232固件问题请教 » 2025-03-27 09:36:32

#3 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 哪位大佬有memblaze的资料 » 2025-02-23 20:57:07

#4 Re: 全志 SOC » 请求大家赐予我t507的开发资料 » 2022-11-29 22:15:10

页脚