您尚未登录。

#1 Re: 全志 SOC » EA3036芯片1.5v和3.3v输出波形,为什么是这样? » 2025-11-02 00:20:48

频率就不对,先看一下示波器测量的问题,比如接地夹没夹好,然后是焊接问题。
1.5V的还是比较正常的,就是纹波比较大,看起来是电容不够大,通常需要10uF以上,带负载的话可能因为缺少前馈电容。
3.3V的看起来采样率不够,实际可能是方波,EA3036的开关频率是1.5MHz,那就很明显是电容没焊好,看Vmax大概率是焊错了电容,比如焊成了100nF的电容,如果是虚焊,Vmax应该会直接干到输入电源电压。

#3 Re: 全志 SOC » 业余画了块全志H3的四层板,ddr似乎有问题,请各位帮忙指导,有红包跪谢 » 2025-11-01 23:48:10

大概率没焊好,看起来是有线没连上。H3不好焊,我之前拆了块锐尔威视的核心板,结果板子用的低温锡,给H3也拆下来了,后面焊了十几次都没焊好。还有检查原理图连线,虽然这很蠢,但是存在这个可能的。至于布线问题,虽然没拉过H3的DDR,不过我拉的xc7z010的DDR3是用的50mil的等长,没有端接,甚至不完全满足3W,默认时钟频率533MHz跑起来也没问题,感觉D3还是挺水的。另外,你别不是32bit的位宽用的两种型号内存颗粒吧,那肯定是不行的。

#4 Re: 全志 SOC » D1哪吒v1.2版本原理图与PCB源文件 可以下载了 » 2025-11-01 23:14:55

DDR3的数据线可以并联的
可以看到UD1是连接了CS1#和ODT1,说明这个内存位是可以用双Die的颗粒,像MT41K512M16,但是这种内存很贵。
所以会有UD2,可以看到第二片DDR3颗粒的CS0#和ODT0引脚是连接在CS1#和ODT1上的,这就相当于把两片单Die的颗粒组成一片双Die的颗粒,简单来说就是把两片MT41K256M16组成一片MT41K512M16,两片MT41K256M16比MT41K512M16会便宜很多。
内存有两种组合方法:
一种是把地址线并在一起,两个16bit的数据线拼成32bit的,容量不变位宽翻倍,是最常见的用法。
另一种是把数据线并在一起,然后吧内存的片选信号(CS)分开,CS相当于一根地址线,位宽不变容量翻倍,这种相对少见。
同频率下16bit的位宽一次存取2字节,32bit位宽可以存取4字节,毕竟总容量是不变的,速度却差了一半,所以通常都是拼成更大位宽的用。其实从主控应该就能看出来,数据线是有限的,而且每8根数据线要有1根DM和一对DQS,这直接决定了内存的最大位宽。地址线决定了一个Die的容量,而多片内存并联必然要有多根CS线。

#5 Re: Xilinx/Altera/FPGA/CPLD/Verilog » zynq7010/7020核心板众筹openzynq » 2024-02-26 22:33:26

感谢分享
请问这个用嘉立创打样板材选择7628还是3313?

#6 Re: DIY/综合/Arduino/写字机/3D打印机/智能小车/平衡车/四轴飞行/MQTT/物联网 » 【新玩具get】AGM AGRV2K,16.8块钱的MCU+FPGA二合一芯片 » 2024-02-20 19:50:59

metro 说:

在更新到Supra之后,看起来支持CMSIS-DAP了,这样一来可以搓一个带下崽器的最小系统,好评。
https://whycan.com/files/members/1510/AGRV32-Supra.png

FPGA部分也可以不用JTAG直接用CMSIS-DAP下载?

#7 Re: DIY/综合/Arduino/写字机/3D打印机/智能小车/平衡车/四轴飞行/MQTT/物联网 » 捡了个便宜的高级ZYNQ XC7Z010 开发板玩玩 » 2024-01-30 17:45:32

@mcsino
EBAZ4205/4203我都有一张,4203加内存是直接焊上去就行吗?需不需要改电阻啥的?
另外,DDR3颗粒可以互换吗?比如MT41K128M16JT升级换成MT41K256M16TW,但vivado上没看到TW的,内存型号应该怎么选择?
4205的内存型号是D9PTK(MT41K128M16JT-125:K),4203的是EM6GE16EWXD-12H,我的想法是,EM6GE16EWXD-12H换到4205上,再给4203焊两颗MT41K256M16TW-107,这样4205就有512M,4203有1G,不知道这样是否可行。

#8 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 分享一个CH552可用的USB-Blaster固件 » 2023-07-08 23:59:28

@echo @chinazhangdj
意思就是没有USB转串口,但是可以通过CH552芯片上的串口引脚(RX,TX)下载调试CH552
我这样理解是否正确?

#9 Re: Xilinx/Altera/FPGA/CPLD/Verilog » 分享一个CH552可用的USB-Blaster固件 » 2023-06-28 23:51:47

echo 说:
gavinfree 说:

请问一下,ch552烧录blaster固件后,串口驱动打哪个,在设备管理器中只看到blaster的设备,没有看到有com口

usb-blaster驱动本身不提供虚拟串口,串口是CH552芯片的物理串口。

弱弱的问一句,那个物理串口是啥意思?和CH340使用上有啥区别?另外,那个波特率意思是固定的吗?

#10 Re: DIY/综合/Arduino/写字机/3D打印机/智能小车/平衡车/四轴飞行/MQTT/物联网 » 【新玩具get】AGM AGRV2K,16.8块钱的MCU+FPGA二合一芯片 » 2023-03-21 01:06:23

@vmao
应该是zynq7010吧,7010是28k,7020有85k,20左右应该还是拆机的价,也许是EBAZ2045之类的矿板上的,据说之前才20一张,现在涨60了,按性价比来说还是比较好的选择。

#11 Re: 全志 SOC » 小白自制Linux开发板(F1C200s)整理系列,持续更新中 » 2023-03-05 23:06:30

感谢分享
真小白,只搞过51,想搞一个最小系统板,请问可不可以其他外设都不要,只要SD卡和串口,其他的引脚都引出做I/O
请问楼主的系统可以直接用吗?然后能不能通过通过命令啥的来控制这些I/O输出高低电平?
另外,我看一些图上的F1C200s供电是有时序的吗?还是都可以直接用LDO

页脚

工信部备案:粤ICP备20025096号 Powered by FluxBB

感谢为中文互联网持续输出优质内容的各位老铁们。 QQ: 516333132, 微信(wechat): whycan_cn (哇酷网/挖坑网/填坑网) service@whycan.cn