您尚未登录。

#1 Re: 全志 SOC » 为方便大家研究全志RISCV D1芯片,花了点时间编写了一个精简版的裸机程序,方便大家学习参考。 » 2024-06-21 10:33:14

xboot大佬,我看了你代码里面关于DDR部分,为什么全部是16进制代码?没有关于寄存器的操作吗?手册上确实没有找到关于DDR部分的资料。

#2 Re: RK3288/RK3399/RK1108 » 为什么瑞芯微公开资料这么少呢 » 2024-06-20 11:59:06

国内半导体,只有用的人多了,才会发展起来,资料全面和技术支持是两码事,资料全面是为了更好的推广芯片,技术支持要收费也是合理的。

#3 Re: 全志 SOC » F133B DDR初始化 » 2024-06-20 10:37:29

这些国内厂家,一方面嫌弃大家不支持国产,一方面把一点东西捂得严严实实的。如何发展国内半导体哦。

#4 全志 SOC » F133B DDR初始化 » 2024-06-20 10:00:03

陈卫国
回复: 7

查看了很多F133B的手册,一直没有找到如何初始化DDR,有没有哪位大佬找到了在什么地方?

#6 Re: 全志 SOC » F1C100S GPIO中断延迟比较大 » 2020-07-18 00:22:10

小青蛙的测试应该比较有说服力,自己再查查哪里有什么配置问题,感谢小青蛙提供的信息。

#7 Re: 全志 SOC » F1C100S GPIO中断延迟比较大 » 2020-07-18 00:08:45

系统使用信号中断和外部设备同步,所以对实时反应要求比较高一些,谢谢各位。

#8 Re: 全志 SOC » F1C100S GPIO中断延迟比较大 » 2020-07-18 00:05:08

回复小青蛙,我也是使用RTOS,难道还有其他别的配置?

#9 全志 SOC » F1C100S GPIO中断延迟比较大 » 2020-07-16 11:54:46

陈卫国
回复: 12

使用Nano的板子测试,发现IO口中断延迟达到60us左右。
测试方法如下:将两个IO口短接,使用定时器产生一定周期的脉冲信号到其中一个IO口,另外一个IO口设置成下降沿中断模式,收到中断将第三个IO口电平翻转,发现第三个IO口的电平翻转比第一个IO口的翻转延迟了差不多60us样子,有人遇到过这个问题吗?

页脚

工信部备案:粤ICP备20025096号 Powered by FluxBB

感谢为中文互联网持续输出优质内容的各位老铁们。 QQ: 516333132, 微信(wechat): whycan_cn (哇酷网/挖坑网/填坑网) service@whycan.cn