zhanzongyu 发表的帖子

zhanzongyu · Xilinx/Altera/FPGA/CPLD/Verilog

核心板完工就进入底板的制作

zhanzongyu · Xilinx/Altera/FPGA/CPLD/Verilog

顶起来，再也不用买上千块的zynq开发板了

zhanzongyu · Xilinx/Altera/FPGA/CPLD/Verilog

本人章鱼哥和一些小伙伴发起了openzynq项目
openzynq采用zynq7010/7020 bga400引脚 4层电路板
目前核心板已经接近完成，几乎已经测试
后续开源ad工程，包括原理图和pcb文件
核心板配置
（1）16位ddr3,
（2）ps pl复位按键各一个
（3）qspi w25q64/128
（4）sd卡座
（5）ch340 串口转usb
（6）jtag接口
（7）usb 的专用io口引出来了
（8）pl 50M有源晶振 ps 33.3M有源晶振
（9）自动切换启动方式，插上sd卡为sd卡启动，不插为qspi启动
开源地址
https://github.com/openzynqhardware/openzynq.git
本人github也有
https://github.com/zhanzongyu/openzynq.git

FluxBB bbcode 测试

上图是最新的
下面调试的是老版本

WhyCan Forum(哇酷开发者社区)

#1 Re: Xilinx/Altera/FPGA/CPLD/Verilog » zynq7010/7020核心板众筹openzynq » 2020-08-13 19:20:27

#2 Re: Xilinx/Altera/FPGA/CPLD/Verilog » zynq7010/7020核心板众筹openzynq » 2020-08-13 19:15:22

#3 Xilinx/Altera/FPGA/CPLD/Verilog » zynq7010/7020核心板众筹openzynq » 2020-08-13 19:08:59

页脚