您尚未登录。

#2 Re: 全志 SOC » 偶然发现荔枝派V3S上电有概率不能启动TF程序的问题,电源都正常工作。 » 2021-03-18 09:12:48

我的荔枝派Zero也有这个问题,而且rtc外部晶振也不震荡,感觉问题蛮多的。

#3 Re: 全志 SOC » 关于v3s关机后,使用后备电池时钟不跑的解决方法 » 2021-02-26 15:29:09

荔枝派Zero开发板(3.7V电池串了IN4148接Vrtc,去掉了电源树中R6那颗0Ω电阻),测试了不起作用。linux内核4.14。在不加SUN6I_LOSC_CTRL_FIX的情况下(或者不改rtc-sun6i.c),用hwclock -r读时钟正常,hwclock -w写入也正常,rtc时钟会走,掉电后不走,保存的是掉电前的时间。但是如果加上SUN6I_LOSC_CTRL_FIX会表现为进系统后hwclock -r不管读几次时钟保持不变,hwclock -w会失败,因为写的过程中LOSC_CTRL_REG寄存器的7~9bit不会复位为0。掉电后时钟也不会走。

#4 Re: 全志 SOC » V3s内部的RTC很不准,误差每天接近两分钟!!!? » 2021-02-26 10:52:15

Rikka0w0 说:

这货好像没有板载晶振 是从哪分频得到的内部时钟源吧

意思说荔枝派Zero开发板没有32.768k的晶振?可是我问了下,说板子背面,24M晶振旁边那个长长的,黑黑的就是32.768k的晶振。

#5 Re: 全志 SOC » 编译 V3s 2019 版本的 u-boot » 2021-01-29 16:33:17

折腾了两天终于搞定荔枝派zero uboot 2021.01版本的以太网口

#6 Re: 全志 SOC » 编译 V3s 2019 版本的 u-boot » 2021-01-26 15:25:01

请问这个版本的uboot中怎么启用以太网口?修改了uboot的sun8i-v3s-licheepi-zero.dts文件增加
    aliases {
        ethernet0 = &emac; // 添加
        serial0 = &uart0;
    };

// 文件末尾增加
&emac {
    phy-handle = <&int_mii_phy>;
    phy-mode = "mii";
    allwinner,leds-active-low;
    status = "okay";
};

uboot起来后认不到网口,启动到linux可以认到。
U-Boot 2021.01-dirty (Jan 26 2021 - 14:38:25 +0800) Allwinner Technology

CPU:   Allwinner V3s (SUN8I 1681)
Model: Lichee Pi Zero
DRAM:  64 MiB
MMC:   mmc@1c0f000: 0
Loading Environment from FAT... OK
In:    serial@1c28000
Out:   serial@1c28000
Err:   serial@1c28000
Net:   No ethernet found.
starting USB...
No working controllers found
Hit any key to stop autoboot:  0

页脚

工信部备案:粤ICP备20025096号 Powered by FluxBB

感谢为中文互联网持续输出优质内容的各位老铁们。 QQ: 516333132, 微信(wechat): whycan_cn (哇酷网/挖坑网/填坑网) service@whycan.cn