您尚未登录。

楼主 # 今天 10:05:20

QL2017
会员
注册时间: 2026-02-19
已发帖子: 40
积分: 30

全志DDR多层走线问题

我最近在设计全志a33开发板,6层板,能不能就是a0-15信号线分别在l1和l4走线,做了等长和阻抗匹配,单层内有点走不开,l5和l6留给电源层,请问这样做可以吗,大佬们

离线

#1 今天 14:00:14

yixiuge
会员
注册时间: 2022-04-07
已发帖子: 60
积分: 70

Re: 全志DDR多层走线问题

能做但不优先。地址线尽量同层同参考面,换层处补地过孔,避开电源分割再做仿真。

离线

页脚

工信部备案:粤ICP备20025096号 Powered by FluxBB

感谢为中文互联网持续输出优质内容的各位老铁们。 QQ: 516333132, 微信(wechat): whycan_cn (哇酷网/挖坑网/填坑网) service@whycan.cn


东莞哇酷科技有限公司开发