您尚未登录。

#1 2021-02-22 17:17:51

秦九音
会员
注册时间: 2021-01-04
累计积分: 9

为什么Cache 写通模式 V3S还跑不过F1C100

如题 同样的代码

最近编辑记录 秦九音 (2021-02-22 17:20:31)

离线

#2 2021-02-22 18:25:40

aozima
会员
所在地: 深圳
注册时间: 2019-05-25
累计积分: 172
个人网站

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

分块越大,性能越低吧。所以DDRx后面数据越大反而开销越大,虽然频率更高能弥补一些。

最近编辑记录 aozima (2021-02-22 18:26:15)

离线

#3 2021-02-23 00:23:06

novice
会员
注册时间: 2019-07-26
累计积分: 41

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

回写方式性能比写通高,但是编程麻烦。

离线

#4 2021-02-23 03:51:45

david
会员
注册时间: 2018-03-05
累计积分: 126

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

啥代码 你咋测的

离线

#5 2021-02-23 16:30:40

秦九音
会员
注册时间: 2021-01-04
累计积分: 9

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

对的 我现在就是回写模式 但是我LCD和USB 不正常

novice 说:

回写方式性能比写通高,但是编程麻烦。

离线

#6 2021-02-24 04:45:08

david
会员
注册时间: 2018-03-05
累计积分: 126

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

不知道arm9具体是怎么搞的 通常write back还是write through配置mmu就好 io区域可以做成non-cacheable 也可以开cache 但是要加cache flush 比如一桢fb完成之后 在m7上这些都是mmu干的

离线

#7 2021-02-24 10:57:02

秦九音
会员
注册时间: 2021-01-04
累计积分: 9

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

V3S是A7 我IO区域设置的uncachable和unbufferanle V3S DDR地址0x40000000开始往后64M是write back模式
不懂的是我LCD缓存数组如果强制定在uncachable和unbufferanle的区域上刷屏正常 如果没有处理就不正常

david 说:

不知道arm9具体是怎么搞的 通常write back还是write through配置mmu就好 io区域可以做成non-cacheable 也可以开cache 但是要加cache flush 比如一桢fb完成之后 在m7上这些都是mmu干的

离线

页脚

工信部备案:粤ICP备20025096号 Powered by FluxBB

感谢为中文互联网持续输出优质内容的各位老铁们。 QQ: 516333132, 微信(wechat): whycan_cn (哇酷网/挖坑网/填坑网) service@whycan.cn