本工作在本站大佬 @ljbfly 的工作基础上改进而来
详细见帖子:CH552 版 CMSIS-DAP v2 https://whycan.com/t_3732.html
基本大框架没有动,使用汇编优化了SWD时序,高速提供IO模拟的SWD时序,也提供一个硬件SPI的尝鲜。
完全重写C+汇编混和优化了虚拟串口部分,有效减小串口丢包,发送中断问题,提高效率
只使用v2版本的免驱动bulk模式,不兼容V1版本的hid,提供一个虚拟串口
目前空间占用,rom用了7k多,ram基本都榨干了,xram全部是缓存,iram剩余字节数也不多
开源代码、编译好的固件、PCB工程获取途径:https://github.com/posystorage/CH55x_HS_DAP-Link-v2
优化思路参考了 @metro大佬的工作,参见:
【重开旧坑】8051上的CMSIS-DAP调试器——TinyDAP开发过程记录 https://whycan.com/t_6114.html
晒一下CH558跑的CMSIS-DAP v2调试器,下载速度可以达到70KB/s(Flash)和300KB/s(SRAM) https://whycan.com/t_3766.html
和@metro大佬比起来,本人的目标是实现高速的SWD优化,暂时不打算涉猎JTAG\SWO\文件拖拽下载\兼容HID等这些功能,主要应用方向是做板载调试器(例如使用CH552E实现串口+SWD),在开发板上非常方便的调试芯片,减少接线
比如说挖坑的这个做数字锁相放大器的板子,由CH552负责通讯+SWD调试单片机+JTAG调试FPGA,全部集成。当然这坑啥时候能填完又是另说了。
回归正题
硬件实现 我这个板子可以选3.3V供电或者5V,我考虑的是选5V可以跑24M主频(实测32M也稳定可跑),然后IO电平用两颗1T45转换成3.3V,顺便负责SWDIO的换向,板子体积非常小。
如果是板载调试器的话,用3.3V供电跑16M也还是足矣,可以节约不少外围。
@ljbfly大佬编写的代码是全C实现的,由于编译器问题,SWD底层部分在频繁的搬数据,时序效果看起来占空比非常高,而且SWD输入的时候直接使用推挽读取(让我一开始非常迷惑),实测下来有的单片机如果SWD脚驱动不强的话可能兼容性不太好。
所以整个SWD时序创建了一个汇编文件,全部用汇编优化。网上写的8051如何C和汇编混合编程,也是写的乱七八糟的,互相抄来抄去,东拼西凑。我研究了好久才让这玩意稳定工作()可能还是因为太菜了吧
优化后 经过计算软IO模拟的话,12个处理器周期可以刷一个SWD时钟,3.3V下16M主频时钟1.66M,5V下24M主频时钟2M.
3.3V下IO模拟读取时序:
3.3V下IO模拟写时序:
16M主频下看起来SWD接口的占空比比较大,实际研究后,间隔时间五分之二是ch552在处理,五分之三是上位机比较慢,上位机驱动不改的话,下位机处理DAP指令还是有不少的优化空间(从xram倒腾数据过程非常多),不过考虑到我头发有限,目前就暂时不弄了。
串口优化:原版的串口驱动只能说叫有,但是基本没什么优化,串口发送是cpu在硬等,数据量一大就丢包。目前优化后使用256字节的xram做串口发送大fifo,(这样的好处是写入写出指针用8位刚好可以,处理fifo的满和空非常简单),串口接收由于usb带宽远高于串口,所以用64字节缓存足矣,收到串口数据只要有usb端点空闲就直接丢给usb(基本上1-2个字节就会发一次),总体没什么压力。
发送大于256字节的串口数据,usb会发四次包直到缓存塞满。usb发包的时候确实会打断串口中断,以后可以优化以下用中断嵌套,使得串口优先级更高。
但是fifo的处理涉及到可能会两个中断同时访问,还需要掉些头发。
可以看到swd和串口一起工作的时候的状态,波特率干到500000
如果没有要复杂处理的usb中断,swd是不影响串口的
降低波特率到115200
硬件spi优化
使用硬件spi刷写swd部分的固定字节。8-bit的command和32bit的数据可以直接切换到spi刷
优化占比可以达到(8+32)/(8+5+32+1)≈87%
既然用了spi 就可以调速度,以5V下跑24M主频为例,swd速度可调100KHz~12MHz,当然只调节spi刷的部分,软件部分改不了的。
100K
1M
实际上是6M,12M逻辑分析仪抓不到了,但是也可以正常通讯。我还玩了下主频32M跑鸡血16M时钟,也没什么问题。
开源了PCB工程文件和电路图,代码开源了软件模拟io,因为spi硬件刷新的我测下来兼容性并不是太好,有点挑MCU,有时候会莫名其妙报错,所以我回头在研究研究,就先不拿出来献丑了。提供几个编译好的固件大家可以试试。
欢迎找bug,提交改进意见~
禁止用于商业用途
离线
大佬牛哇!简直造福人类。希望后面越来越好用。
另外问下,CH551是不是装不上这个固件?
离线
大佬牛哇!简直造福人类。希望后面越来越好用。
另外问下,CH551是不是装不上这个固件?
我没做限制,大小才8K,没用串口1,应该是没问题
离线
大佬造福人类
学习一下,顶起。
离线
大佬又一力作,前来资瓷下。
用CH552E的话,成本更低体积更小了。
离线
支持,CH552用于做板载调试器成本低,DAPLink的JTAG调试FPGA?这个需要上位机支持吧,还是说自己在调试器中实现FPGA的一套JTAG协议?
离线
支持,CH552用于做板载调试器成本低,DAPLink的JTAG调试FPGA?这个需要上位机支持吧,还是说自己在调试器中实现FPGA的一套JTAG协议?
切换使用不就行了 usbblaster+daplink 用按键一键切换
离线
我的天,都是大佬!一套成本得多少?
离线
我的天,都是大佬!一套成本得多少?
不超过10元 这个芯片很便宜的(特别是涨价前)
离线
大佬太强了!手里有几片多年前立创撸的CH554T,看DS说554只是比552/1多了USB Host功能,是不是也可以搞这玩意儿
可以用 都一样的
离线
CH552性能上限太低了,而且现在也并不便宜
离线
有计划支持 rs-flash 吗?
离线
CH552性能上限太低了,而且现在也并不便宜
ch552e ssop10封装的还是很香的,在开发板上板载一个 得到串口+swd
离线
有计划支持 rs-flash 吗?
请问这是什么东西 没听说过
离线
简单实用,速度不知道实际下载体验什么样,特别是下载大程序或H750外部Qflash
离线
taotieren 说:有计划支持 rs-flash 吗?
请问这是什么东西 没听说过
https://github.com/probe-rs/cargo-flash
https://github.com/probe-rs/probe-rs
离线
echo 说:CH552性能上限太低了,而且现在也并不便宜
ch552e ssop10封装的还是很香的,在开发板上板载一个 得到串口+swd
我的FPGA开发板用CH552T做板载usb-blaster,可以给FPGA省下一个有源晶振。
离线
posystorage 说:taotieren 说:有计划支持 rs-flash 吗?
请问这是什么东西 没听说过
https://github.com/probe-rs/cargo-flash
https://github.com/probe-rs/probe-rs
我简单看了下,有点没太看懂,这个不就是个上位机软件吗?
离线
我最近打算做来着,不然只能用ch549了
离线
@posystorage
这个是开源出来的原理图和 PCB:https://github.com/probe-rs/hs-probe
probe-rs 是使用 rust 来调试 嵌入式硬件的固件,cargo-flash 是上位机,
离线
这个CH552是51内核的芯片吗
离线
膜拜大佬一下,之前我也想折腾,但是总感觉51用的怪怪的.
顺便说下,wch最近出了不少144M主频内置USB高速PHY的mcu, 做这玩意,岂不是爽多了.
之前问了下最下他们网站那个高速的最低配的版本CH32V305,说要8块多,估计批量能便宜一些.
最近编辑记录 kingsley_ch (2022-03-07 09:53:31)
离线
mousebat04 说:大佬牛哇!简直造福人类。希望后面越来越好用。
另外问下,CH551是不是装不上这个固件?我没做限制,大小才8K,没用串口1,应该是没问题
CH551的XRAM只有512B,直接使用不行。试着改了一下XRAM的绝对地址和减小定义,编译后用不了,主要感觉程序中有有些和XRAM相关的使用地址是绑定的我没改到。
posystorage大佬方便出一版本内存精简版吗,适配一下CH551可好?
离线
@gddddd
512kB 的XRAM憋屈得很,而且CH551都停产了
离线
@gddddd
可能是因为有些是汇编代码 受影响吧?我回头有空看看
离线
请问,如果用SPI的话,是需要用2线半双工模式来作为SWDIO口吗?或者用其它方法来解决双向的问题?
离线
请问,如果用SPI的话,是需要用2线半双工模式来作为SWDIO口吗?或者用其它方法来解决双向的问题?
用的全双工SPI,将两个IO并起来用。ch552的半双工SPI有问题,速度提不到最快
离线
大佬,我试着复刻了一下pcb,发现了一个矛盾的地方,readme中提示P1.6和P1.7需要并联,但是在原理图中P1.6又和P1.5通过一个0欧电阻相连,甚是疑惑,是我什么地方存在理解错误吗,希望能够得到解答,感谢。
离线
大佬,我试着复刻了一下pcb,发现了一个矛盾的地方,readme中提示P1.6和P1.7需要并联,但是在原理图中P1.6又和P1.5通过一个0欧电阻相连,甚是疑惑,是我什么地方存在理解错误吗,希望能够得到解答,感谢。
readme 写错了 按原理图为准
离线
大佬,我烧了你编译出来的固件,设备管理器里面能看到一个串口和一个CMSIS-DAP V2设备,但是Keil里面检测不到,想问一下是需要装专门的驱动还是对Keil版本有要求啊,我的Keil是5.23版本
离线
大佬,我烧了你编译出来的固件,设备管理器里面能看到一个串口和一个CMSIS-DAP V2设备,但是Keil里面检测不到,想问一下是需要装专门的驱动还是对Keil版本有要求啊,我的Keil是5.23版本
keil版本太老了 识别不到v2版本的daplink 升级下keil
或者替换这个dll文件 在Keil_mdk_c51\ARM\BIN下
CMSIS_DAP.zip
离线
大佬,这个编译的固件试了一下,串口不稳定啊,3.3V供电,115200波特率,串口接受误码很厉害
离线
大佬,我做完了,但是碰到一些小问题,我是采用了5VIO的方案,然后用SN74LVC1T45DCKR转为3.3VIO,电脑和Keil能够识别出Daplink设备,但是显示SWD/JTAG Communication Failure,也找不到设备ID,然后我怀疑电平转换可能不太行,确认我的SWD接口支持5V电平输入后拆掉了电平转换,直接飞线到CLK和DIO的排针,ID读出来了,但是却显示Cannot Load Flash Programming Algorithm,尝试换电脑或者降低下载速率还是未能解决,还麻烦您如果有时间能够分析一下可能的原因,感激不尽。
离线
大佬,这个编译的固件试了一下,串口不稳定啊,3.3V供电,115200波特率,串口接受误码很厉害
3.3V供电产生不了115200bps波特率啊。
离线
大佬,这个编译的固件试了一下,串口不稳定啊,3.3V供电,115200波特率,串口接受误码很厉害
3.3V下主频只有16MHz,跑115200波特率偏差非常大的
Fsys / 16 / 波特率
波特率应该111111
离线
@Meski
Cannot Load Flash Programming Algorithm这个是你keil设置问题,和daplink没关系 这个是没有设置下载算法
离线
大佬,我也跟着复刻了一下,5V供电,串口和下载都可以,就是debug调试不行,是我设置问题,还是这个固件没有完善debug功能呢?
离线