WhyCan Forum(哇酷开发者社区)

目前网络上多数测试程序都是V4L2接口的，想改为该接口，方便调试。

我的需求是，前端sensor给的标清图像到Capture端口，驱动要自己做，因此想有一个比较成熟的应用程序配合调试驱动。 这条路看来不好走通了，只能在现有的sensor驱动上面进行改动，配合新塘的例子vin_demo一起调试

采集端口分为packet和Planar两个通道进入内存，目前Planar通道正常了，Packet通道通过VPOST预览不对。

VPSOT的分辨率设置为720*576（TV分辨率），采集分辨率为640*480，这种情况下，应用程序调用ioctl（VIDIOCSWIN）设置预览窗口，该ioctl对应的设置函数为static unsigned int vin_ioctl_set_overlay_window(struct file *file,unsigned int cmd,void *arg)，

该函数主要操作就是设置Packet基地址和output frame pixel stride寄存器。

为了让图像通过Framebuffer直接显示。我的理解是，由于行方向分辨率不同，为了让图像正常显示，Packet数据包的DMA硬件，应当是每行跳跃720个像素，然后存储到内存， SetStride函数应该就是完成这个功能，这样的话，图像在内存中就不是连续的了，不止理解是否有误？

感谢版主关注。这个问题确实比较麻烦，需要理解Capture和VPOST两个模块的工作原理。nuvoton提供的手册，只有寄存器定义，没有原理描述，我也只能根据寄存器，揣测原理。   
   我显示的图像大体都对，我现在判断问题可能出在视频输入的三缓冲和显示输出的缓冲地址的配合上面

vin_demo 在输入输出分辨率都相同的时候，是正确的。我现在显示分辨率设置为720，输入分辨率为640，显示就不准确了，有可能是我的姿势不对哦。。。

PS，输入 输出驱动我都有改动，满足我的系统的输入输出分辨率、时序要求。

是这个问题。可能我的分辨率和你这个有区别，现象不完全相同。我目前用的TV输出，分辨率改到720*576了。

不是什么高科技，如能解决，可以分享给大家。如果其他人凑巧有类似硬件碰到该问题，可以试试，是否有普遍性

不错不错，感谢楼主，到时候把我的吃灰N32926开发板也拿出来试一试。

我用fpga模拟的sensor时序  tv解码应该类似，不过一般是隔行的了

请教一下，V4L1接口的信号线怎样定义的？V4L2呢？谢谢你不吝赐教！