您尚未登录。
页次： 1
分享链接 / 查看全部
目前有一些做sdr接收机的想法，因为怕单片机做主控运算能力不足，就想着能不能用v3s之类的用来做解码，但是问题是至少需要一个采样率几M的ADC，这样的ADC大部分是并口的，不清楚全志mcu的io速度能不能采集高速并行信号？
离线
可以试一下智多晶的FPGA-SA5Z-50,带一个CM33的硬核，FPGA采样完成之后给MCU处理
@iuyh 我现在在看AG32的芯片，带了2k的LUT，不过没用过fpga，不清楚这个资源量怎么样，够不够做一个数字正交下变频和低通滤波