再会，
我对 AGRV2K (AG32VF303) 有疑问：
我想使用 PLL，但我不明白文档。
我在 SUPRA 中创建了一个新项目，然后在 Quartus 中打开该项目并创建以下 TOP：
module top(
input clk25,
output out
);
wire fb;
pll mypll(
.clkin(clk25),
.clkfb(fb),
.pfden(1),
.resetn(1),
.phasecounterselect(0),
.phaseupdown(0),
.phasestep(0),
.scanclk(0),
.scanclkena(0),
.scandata(0),
.configupdate(0),
.clkout0(out),
.clkfbout(fb),
);
endmodule
然后我启动 af_quartus.tcl。如果成功，我将启动 PNR。但我总是收到错误：
Error: Can not find matching IP pll_45BA31D7 in design.
Error: Found mis-matched IP in design.
有人知道我该如何修复这个错误吗？
此致，
DerBastian112
离线