WhyCan Forum(哇酷开发者社区)

迪卡

会员

所在地： 河北

注册时间： 2018-11-02

已发帖子： 916

积分： 903

个人网站

F1C100S_UBOOT

在make ARCH=arm menuconfig时候，
查看ARM architecture ->
(156) sunxi dram clock speed
意思好像是设置dram的时钟频率。想知道这个频率是从哪里来的？
从F1C600的手册里，

只看到时钟来自AHB.
不知道从哪里计算

迪卡

会员

所在地： 河北

注册时间： 2018-11-02

已发帖子： 916

积分： 903

个人网站

Re: F1C100S_UBOOT

第 52 页

PLL_DDR Control Register

PLL_ENABLE.
0: Disable
1: Enable
This PLL is for DRAM.
Set bit20 to validate the PLL after this bit is set to 1.
The PLL Output = (24MHz*N*K)/M

多谢指点，找到了。
今天继续翻uboot发现了(408000000) CPU clock frequency
又是一个，哈哈

迪卡

会员

所在地： 河北

注册时间： 2018-11-02

已发帖子： 916

积分： 903

个人网站

Re: F1C100S_UBOOT

下的源代码，自己编译。

u-boot-nano-lcd800480 这个是你自己编译的？

这个要改uboot的源码部分。
在arch/arm/mach-sunxi/board.c中
大约270行-280行左右，
spl_boot_list[0] = BOOT_DEVICE_MMC1;
spl_boot_list[1] = BOOT_DEVICE_SPI;

改list的序号，谁是0谁先启动