WhyCan Forum(哇酷开发者社区)

秦九音

会员

注册时间： 2021-01-04

已发帖子： 22

积分： 0.5

为什么Cache 写通模式 V3S还跑不过F1C100

如题 同样的代码

最近编辑记录 秦九音 (2021-02-22 17:20:31)

aozima

会员

所在地： 深圳

注册时间： 2019-05-25

已发帖子： 462

积分： 329.5

个人网站

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

分块越大，性能越低吧。所以DDRx后面数据越大反而开销越大，虽然频率更高能弥补一些。

最近编辑记录 aozima (2021-02-22 18:26:15)

novice

会员

注册时间： 2019-07-26

已发帖子： 112

积分： 93

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

回写方式性能比写通高，但是编程麻烦。

david

会员

注册时间： 2018-03-05

已发帖子： 385

积分： 316.5

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

啥代码 你咋测的

秦九音

会员

注册时间： 2021-01-04

已发帖子： 22

积分： 0.5

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

对的 我现在就是回写模式 但是我LCD和USB 不正常

回写方式性能比写通高，但是编程麻烦。

david

会员

注册时间： 2018-03-05

已发帖子： 385

积分： 316.5

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

不知道arm9具体是怎么搞的 通常write back还是write through配置mmu就好 io区域可以做成non-cacheable 也可以开cache 但是要加cache flush 比如一桢fb完成之后 在m7上这些都是mmu干的

秦九音

会员

注册时间： 2021-01-04

已发帖子： 22

积分： 0.5

Re: 为什么Cache 写通模式 V3S还跑不过F1C100

V3S是A7 我IO区域设置的uncachable和unbufferanle V3S DDR地址0x40000000开始往后64M是write back模式
不懂的是我LCD缓存数组如果强制定在uncachable和unbufferanle的区域上刷屏正常 如果没有处理就不正常

不知道arm9具体是怎么搞的 通常write back还是write through配置mmu就好 io区域可以做成non-cacheable 也可以开cache 但是要加cache flush 比如一桢fb完成之后 在m7上这些都是mmu干的