WhyCan Forum(哇酷开发者社区)

九重天

会员

注册时间： 2020-10-06

已发帖子： 26

积分： 18.5

发现主线uboot只控制了PCLK/VSYNC/HSYNC的时钟相位，没有控制DE的时钟相位, 难道是没有需求?

市场的LCD屏的DE相位都是一样的吗？

寄存器是 TCON0_IO_POL_REG

#define SUNXI_LCDC_TCON_VSYNC_MASK        (1 << 24)
#define SUNXI_LCDC_TCON_HSYNC_MASK        (1 << 25)

sunxi_display.c

	val = SUNXI_LCDC_TCON0_IO_POL_DCLK_PHASE(CONFIG_VIDEO_LCD_DCLK_PHASE);
	if (!(mode->sync & FB_SYNC_HOR_HIGH_ACT))
		val |= SUNXI_LCDC_TCON_HSYNC_MASK;
	if (!(mode->sync & FB_SYNC_VERT_HIGH_ACT))
		val |= SUNXI_LCDC_TCON_VSYNC_MASK;

#ifdef CONFIG_VIDEO_VGA_VIA_LCD_FORCE_SYNC_ACTIVE_HIGH
	if (for_ext_vga_dac)
		val = 0;
#endif
	writel(val, &lcdc->tcon0_io_polarity);

	writel(0, &lcdc->tcon0_io_tristate);

tpu

会员

注册时间： 2020-06-15

已发帖子： 40

积分： 42.5

Re: 发现主线uboot只控制了PCLK/VSYNC/HSYNC的时钟相位，没有控制DE的时钟相位, 难道是没有需求?

据我所知，99.99%的屏都是DE高有效的。所以不用控制。

吕氏春秋

会员

注册时间： 2020-03-18

已发帖子： 36

积分： 36

Re: 发现主线uboot只控制了PCLK/VSYNC/HSYNC的时钟相位，没有控制DE的时钟相位, 难道是没有需求?

据我所知，99.99%的屏都是DE高有效的。所以不用控制。

正解!