页次： 1
再会，
我对 AGRV2K (AG32VF303) 有疑问：
我想使用 PLL，但我不明白文档。
我在 SUPRA 中创建了一个新项目，然后在 Quartus 中打开该项目并创建以下 TOP：
module top(
input clk25,
output out
);
wire fb;
pll mypll(
.clkin(clk25),
.clkfb(fb),
.pfden(1),
.resetn(1),
.phasecounterselect(0),
.phaseupdown(0),
.phasestep(0),
.scanclk(0),
.scanclkena(0),
.scandata(0),
.configupdate(0),
.clkout0(out),
.clkfbout(fb),
);
endmodule
然后我启动 af_quartus.tcl。如果成功，我将启动 PNR。但我总是收到错误：
Error: Can not find matching IP pll_45BA31D7 in design.
Error: Found mis-matched IP in design.
有人知道我该如何修复这个错误吗？
此致，
DerBastian112
AGRV2K 有 2000 LE。虽然不多，但对于很多事情来说已经足够了。 ADC 和 DAC 可免费使用。例如，您可以使用它来播放音乐或录制声音。
但我还没弄清楚如何将它与 Quartus 一起使用。本机开发（使用 yosys）对我来说不起作用。
大家好，
我刚刚遇到 AGRV2k (AG32VF303)，发现 FPGA 非常有趣。目前我仍在努力使用该软件，因为不幸的是，该文档非常值得怀疑，而且我只懂德语和英语。我想使用 DAC，但不想使用 RISC-V。我使用了 Quartus 13.1 和 Supra-2023.02.b0-7773ca8a-win64-all。有人成功过仅将 DAC 与 FPGA 一起使用吗？ Quartus 总是会帮我优化 alta_dac，导致 supra 无法路由该项目。
问候，
DerBastian112
页次： 1