WhyCan Forum(哇酷开发者社区)

既然要做一个USB分析仪，那自然要对它的原理有一个初步的了解，只知其然不知其所以然总归是不好的嘛。

在大多数应用中，USB分析仪也就是一个特殊的逻辑分析仪，通过抓取逻辑信号的方式来获取USB传输的物理层信号，之后通过层层翻译最终得到USB协议包、USB类乃至应用层的信息。当然，相对于一般意义上的逻辑分析仪，USB分析仪有以下几点不同：

• USB的传输速率和当前的USB模式有关，如果是全速（12Mbps）或者低速（1.5Mbps）的话，普通的逻辑分析仪就可以实现（事实上sigrok等逻辑分析仪上位机已经支持USB全速和低速分析了）；但是，高速（480Mbps）还是比较有难度的，这个速率超过了大部分逻辑分析仪可以达到的速度。

• 从物理层来看，高速USB其实是个比较蛋疼的存在：一方面为了兼容性需要使用3.3V CMOS电平进行握手和一些特定状态的处理，一方面为了传输效率使用了17.78mA的差分电流源，而这两种电平需要两路驱动和接收器在不同状态下进行切换。因此，如果要抓取高速USB信号，也必须要有相应的设计才行。

• 相对于通用的逻辑分析仪，USB传递的数据基本上是遵循一些上层协议的（如USB类），所以分析得到的数据时最好也要整理为相应形式以呈现给开发者，否则由于USB数据量大于大部分常见协议，可能会造成分析上的困难。

除了抓取物理层信号分析的方式，其实我们还有其它方式可以分析USB，比如在计算机上使用软件（例如Bus Hound等）进行抓包。实际上，软件抓包在大多数场合都要比USB分析仪好用，毕竟在计算机上更容易实现数据过滤和分析，但是，在有些场合，USB分析仪还是无法替代的：

• 最典型的情况是在嵌入式开发USB主机相关应用。在嵌入式中，通常难以使用软件抓包的方式来分析，即使能够通过输出log等方式获取一些简略的信息，但终究无法反映所有的信息。

• 对于USB无法正常使用的场合，USB分析仪能够抓取错误的波形和数据，而软件抓包只能在驱动层进行操作，对于USB控制器自动过滤或者忽略的情况则毫无办法。一个典型的例子是，Windows在获取描述符失败后无法识别设备，因此在驱动层面无法给出具体的错误信息。

• USB分析仪可以抓取更精确的信息，例如时间戳等。由于驱动层给出的信息可能不准确（比如说驱动层反馈信息的时间有延迟），这个时候就需要USB分析仪补充相关信息了。

• USB分析仪可以在一些特殊情况下使用，例如系统启动时、休眠时等。

考虑到USB分析仪的使用场景，我们通常可以假定其不需要分析物理层的内容，可以从协议层开始看起。那么，一个完整的USB分析仪系统，就可以分为以下这三个部分：

• USB信号采集，也就是把抓取到的物理层信号翻译为USB协议包，并且附加一些信息（如时间戳等）。

• USB数据转发，一般是把采集到的USB协议包传输到上位机，当然也可以保存下来之类的。

• 上位机分析，也就是把USB协议包翻译成方便人类阅读的方式，从而高效的定位和分析问题。

LUNA（现在硬件部分改名为Cynthion）就是一个完整的USB分析仪实现，也是本文的主要技术参考和灵感来源。可以从官方网站Cynthion - Great Scott Gadgets获取更多信息。

USB分析仪有一点和逻辑分析仪很像：作为调试程序时使用的工具，USB分析仪的上位机是非常重要的，一个成熟可靠的上位机才是吸引大家使用的关键。对于个人来说，开发USB分析仪上位机是一件比较庞杂的工作，好在我们可以搭上开源的快车，像Great Scott Gadgets开源的ViewSB（不得不说这个名字在汉语语境中十分微妙）和Packetry都是可以参考的对象。

综上所述，如果要自制USB分析仪，我们至少需要完成以下工作：

• 设计一套能够抓取USB信号，并将信号传输到上位机的硬件

• 为这套硬件编写必要的代码，使之可以和上位机通信

• 在上位机中适配新的USB分析仪

接下来的帖子也将围绕这些工作展开。

支持楼主，这个开源吗

给楼主点个赞！

这款不错，
比http://openvizsla.org/  好

期待

讲道理，楼主的比力科沁恒和Vizsla都好。楼主这个是俩PHY，一个上行一个下行，中间插一个FPGA，这个方案可以截获、注入信号，而且可以延长线缆，改善信号完整性问题。上面那几个都是上下行直连，和PHY并联，相当于三通，PHY只能被动收包，还影响信号完整性。

最近编辑记录 Blueskull (2023-03-03 12:32:41)

@Blueskull

LUNA确实底子挺不错的，这也是主要参考它的原因（这个项目没有参与过哈哈，顶多就是产品的使用者而已）。可惜HDL部分更新缓慢，现在HyperRAM都还没用上，等到USB分析以外的功能都做好估计得等到众筹发货了（是的，前年的众筹发货时间已经推迟到今年年中了），不过倒是已经有不少人已经有板子了（毕竟硬件都全开源了）。
我也有一块LUNA的板子，价格不贵（接近200），作为FPGA感觉性价比尚可。不过如果只是想做个USB分析仪的话，感觉还是有些浪费，所以在考虑做一个低成本方案，只做一件事情的话应该可以把FPGA砍成低容量的型号。

@metro
FPGA可以考虑AGM的AG10KL144H，价格便宜，焊接容易。还有内置64Mbits SDRAM的版本AG10KSDE176。

这个挺适合做高配版本的，加上CH569可以实现功能完整的USB分析仪了，BOM成本可以做到80-100。
不过呢，这次我打算从低配版本做起，先验证下功能再确定高配版本的设计。
这一版计划使用更低端的MCU和FPGA，成本减半应该没啥问题，主要看功能是否满足需要。估计月底可以画好板子，之后看软硬件要调试到什么时候了。

@echo

嗯，所以接下来需要确认下需要使用多少资源，如果AG1280够用的话那当然是最好的（虽然估计只能实现部分功能，buffer长度也比较堪忧），不够用就上更大资源的FPGA呗。
如果没记错的话，LUNA的USB分析仪使用了4K左右的LUT（包括了一个完整的USB控制器，用于连接PC）。不过LUNA实现的功能太少，连基础的USB速度自动识别和时间戳功能都不支持，HyperRAM目前也是闲置的状态。

我是来劝退的，楼主我按照官方的文档自己做了一个，有些物料不好买，我还自己找了替代料（价格也贵）
接下来说说坑：
                 1，官方的LUNA固件，要自己编译，中间会遇到各种库不对的问题，不过按照官方文档的步骤来基本上都没问题
                 2,  固件烧录进去了，测试脚本运行也OK,但不代表这个板子就好了。请看第3
                 3，最重要的是上位机，目前官方的上位机，我还未成功运行出来，找到了viewsb的代码，也编译安装OK,但是按照文档运行，一直出错。
我也是卡在第3点，板子已经吃灰好几个月了。中间也了解到，LUNA 连接到WINDOWS 也是要安装驱动的
当初买物料打板花了2000+ ，楼主考虑一下

@bigniudiy

我手头也有LUNA，是之前淘宝那个众筹的版本，从FPGA到上位机都跑过了，ViewSB可以正常抓包，Windows和Linux都能用。这方面有问题可以交流下。
另外，LUNA那个协议栈我也尝试过移植到其它FPGA板子，Sipeed Tang Primer 20K的USB demo就是俺搞的🤣不过导出Verilog这事儿做起来太麻烦，最好还是能用Lattice这样有全套EDA工具的FPGA来玩。

@metro
那1k的AG1280不用想了，起码准备10k LE，这东西体积和成本都不太可能很低。当然最重要的还是上位机软件。
比如Saleae Logic这个逻辑分析仪，做得最好的其实是上位机软件。

最近编辑记录 echo (2023-03-09 08:09:41)

咸鱼500收了一个2.0 HS的,顺手拆给大家看看

120通道逻辑分析仪

https://github.com/gusmanb/logicanalyzer

树莓派单片机24通道100Msps逻辑分析仪提升至支持120通道。

支持了菊花链方式级联五个设备，从而允许捕获120个通道。包括渲染引擎的性能改进和可见性改进、屏幕中的更多样本、自动选择捕获模式、编辑功能等。
摘自：硬汉嵌入式 https://www.bilibili.com/read/cv22245829?spm_id_from=333.999.0.0 出处：bilibili

这个实用还是要靠软件 最好有个结构可以第三方协议解析 这样开源出来大家好一起加东西

其实sigrok可能未必是最好的，原因上面有总结过，主要是USB分析仪需要能分层次呈现相关信息。至于其它方案，我想到的比较好的有两种：

1. 使用已有的开源USB分析上位机，比如上面提到的ViewSB（不过这玩意实在是太半成品了一些），或者是同一个作者正在优化的Packetry。这个比较适合实时捕获，不过功能上还比较简陋，需要优化。

2. 将数据保存为其它工具可以打开的形式，之后可以进行离线分析。这个我能想到最好的软件是Wireshark，配合相应插件可以实现USB Class级的分析，并且有强大的功能支持（例如正则表达式筛选）。按理来说这个工作量不会很大，不过似乎没有看到过成品。

话说有个简单粗暴的方案 -- 用PHY收发2.0信号，然后通过3.0接口发出去。这样就可以假设大水管包的下小水管，也就是说所有处理可以都丢到上位机。

CH569+小FPGA+UTMI PHY似乎可行。有些厂商甚至提供了软PHY，可以IP核直接调用（高云），没错，是480M的，这个很逆天。

可以用FPGA收USB包，做个简单的识别解析，压到SRAM里面，然后乒乓模式把SRAM里的东西吐到CH569里面，之后就全是上位机的了。

现代多核x86处理器实时分析USB2.0应该是轻松的，虽然风扇可能会狂转，但是连续抓包连续分析还是香啊。

考虑下商业软件的上位机 比如totalphase的data center, ellisys的visualusb

趁下班时间画了一版，大家猜猜这是什么方案😏

RP2040的逻辑分析仪🤭

@metro
寂寞哥不考虑用agrv2k做一个吗，2k逻辑可能勉强够用

AGRV2K挺可惜的，带了DWC2但接了个只支持到全速的PHY，如果能够把ULPI拉出来就很合适，可以用2K逻辑做很多想做的事情了。

为啥你们都喜欢用TypeC，USB2.0 HS也只需要D+D-两个信号，MicroUSB足够了，TypeC多出来一堆无用管脚，焊接麻烦，体积还大。

@echo
主要原因是我手上的AtoC线比其它线都多，插座也是😂当然USB-C也有优势，比如说电源触点多能过大电流（USB-C插座基本上都能过3A），对只有USB-C的笔记本更友好（CtoMicro的线基本上只能另外买），线材质量相对更好（毕竟成本本来就更高）等，正反插毕竟也还是更方便的。

最近编辑记录 metro (今天 13:16:35)