自己的Xboot工程，在ARM的M0/M3/M4/M23/M33平台下面，全部可以在7kB闪存以内实现，几个架构差异不大，7kB闪存普遍剩余一两百个字节。
最近把它移植到RISC-V上，芯片型号GD32VF103CBT6，同样的一套代码，使用gcc编译，-Os面积优化，固件尺寸11520字节。超过11kB了，速度优化代码尺寸超过16kB。
ARM算7kB，两者对比，7*1024/11520*100%=62.2%，也就是说，同样的功能，Cortex-M只需要RISC-V六成多一点的代码就能实现。
当然还有一个变量要考虑，ARM使用AC6编译，RISC-V使用gcc编译，编译器的效率也会有一定差异。
调试方面RISC-V只能用JTAG（GDLink可以支持），相比之下Cortex-M的SWD调试用起来更方便一些。
至此GD32家的M3/M4/M23/M33/RISC-V五种核心全部盘完了。
离线
差了近40%，这个差距十分明显了，同样核心芯片都是按照FLASH容量定价格的，核心省下来的授权费说不定还不够买多用的FLASH。
还是Cortex-M香。
离线
压缩指令选项应该开了吧?RISCV指令精简程度比ARM更高，大一点也不奇怪。
差了近40%，不是不能算是“一点”了。10%以内的话还可以接受。
离线
这样比没有用的，编译器的因素影响太大。都用汇编还好点，不过理论上thum2的代码密度确实比riscv的精简指令要高。
RISC-V目前除了GCC还有其它编译器支持吗？
离线
echo 说：kekemuyu 说：这样比没有用的，编译器的因素影响太大。都用汇编还好点，不过理论上thum2的代码密度确实比riscv的精简指令要高。
RISC-V目前除了GCC还有其它编译器支持吗？
据说IAR支持了。
https://www.iar.com/products/architectures/risc-v/iar-embedded-workbench-for-risc-v/
In current version of the toolchain, code density is already small comparing to other available tools
看来代码密度确实是RISC-V的大问题，IAR这里 other available tools 指的应该就是GCC。
离线
从这个结果来看，GCC实在是太拉胯了。感觉SEGGER在黑GCC。
最近编辑记录 echo (2021-08-05 23:49:25)
离线
目前使用gcc 8.2.0，打开-flto选项可以大大减小代码体积，不过代码行为似乎不太正常，会有莫名其貌的问题。
离线
ARM 也用 gcc 来编译，这样比较才有意义。
这样没意义，好比两军交战，甲方坦克飞机大炮，乙方方砍刀长矛盾牌，乙方输了说你们甲方也要用砍刀长矛盾牌才有意义。乙方不是不想用坦克飞机大炮，是没有。
离线
@nongxiaoming
RISC-V有AC6编译器吗？编译器是指令集和芯片的重要组成部分，没有编译器支持，MCU芯片就是块废铁。
离线
不光编译器,还有toolchain和sdk的差异,不说链接库了,不同的库实现同样功能产生的代码不同,例如有的库自带log信息,有的库没有stack check,不带trace log,可以最大化提升空间效率
RISC-V和Cortex-M目前的差距是全方面的，当然只要RISC-V的芯片够便宜，我还是会选RISC-V芯片。
离线