一开始以为是内核或者boot.scr的问题，后来发现每次插上串口都能一次性成功启动到登录界面
但是一旦拔了串口，就不行了，只停留在uboot的那一步，后面不动了。。
看了这篇博文后https://blog.csdn.net/guet_kite/article/details/78264740，说是串口的引脚受到干扰，以为是有按键输入。。。干扰怎么会有这么大的。。。，将信将疑，我把RX引脚接到地，再上电，有了！
各位坑有有木有谁也遇到过这种问题，你们是怎么解决的？
离线
对，就是酱紫。
V3s主线uboot也是这样，
一开始很郁闷，以为板子坏了。。。。
离线
RX 接个上拉电阻
离线
以前也遇到过这个问题 自己做的jlink 上的串口 没有上拉电阻 会一直往外面发0.
加上拉电阻：
1、让电路保持稳定的状态,避免误触发；
2、当有高频干扰信过来时,可以通过上拉对电源泄放掉；
3、很多口线和信号线是开漏输出,因此要加上拉,如IIC;(看全志的uboot源码，好像把gpio配置为上拉给注释了 你可以试试看)
4、为了阻抗匹配,多是信号完整性考虑.
离线
一般，芯片的tx都是带上拉的，否则无法输出1.
rx通常浮空输入，此时容易收到干扰，哪怕手摸一下也会可能会被认为有数据进入
离线
以前也遇到过这个问题 自己做的jlink 上的串口 没有上拉电阻 会一直往外面发0.
加上拉电阻：
1、让电路保持稳定的状态,避免误触发；
2、当有高频干扰信过来时,可以通过上拉对电源泄放掉；
3、很多口线和信号线是开漏输出,因此要加上拉,如IIC;(看全志的uboot源码，好像把gpio配置为上拉给注释了 你可以试试看)
4、为了阻抗匹配,多是信号完整性考虑.
1、让电路保持稳定的状态,避免误触发； -----没用，或心里作用
2、当有高频干扰信过来时,可以通过上拉对电源泄放掉； ---高频干扰不会影响串口收发，因为串口是固定波特率，心里作用
3、很多口线和信号线是开漏输出,因此要加上拉,如IIC;(看全志的uboot源码，好像把gpio配置为上拉给注释了 你可以试试看) -----全志的端口设置包括端口复用和驱动能力，一旦选择了相应的功能，端口的上下拉或者开漏就自动设定 了，能改变的是只能调整上下拉电阻的大小，从而改变驱动能力
4、为了阻抗匹配,多是信号完整性考虑.---这么低速的信号完全不存在阻抗匹配
离线
RX 接个上拉电阻
rx通常接个下拉（10~200k）比较合适
离线
一开始以为是内核或者boot.scr的问题，后来发现每次插上串口都能一次性成功启动到登录界面
但是一旦拔了串口，就不行了，只停留在uboot的那一步，后面不动了。。
看了这篇博文后https://blog.csdn.net/guet_kite/article/details/78264740，说是串口的引脚受到干扰，以为是有按键输入。。。干扰怎么会有这么大的。。。，将信将疑，我把RX引脚接到地，再上电，有了！
各位坑有有木有谁也遇到过这种问题，你们是怎么解决的？
推测串口rx为浮空输入，可以尝试改为下拉输入（不确定有无此设置）
可能串口的rx和其他信号线太近受到干扰，导致uboot误判
离线
RX受干扰有电平变化，uboot以为有按键输入，就不启动了，接上啦电阻
离线