自己做了个板子测试T113-I, ddr3用了NT5CC256M16ER和F60C1A0004都试过了,spl启动的时候识别不到dram,试过降低频率,降低到120M也不行。焊接是过得回流焊,几块都是一样反应。VDRAM=1.33V, vref=0.66v, 电压看起来都正常,封装检查过很多次了,应该没有问题。有没有大哥帮忙分析下什么问题,悬赏200块解决问题。
[96]HELLO! BOOT0 is starting!
[99]BOOT0 commit : 09b36272
[102]set pll start
[108]periph0 has been enabled
[111]set pll end
[112][pmu]: bus read error
[115]board init ok
[117]enable_jtag
[118]DRAM only have internal ZQ!!
[122]get_pmu_exist() = -1
[124]ddr_efuse_type: 0x0
[127]mark_id: 0x34
[129]trefi:7.8ms
[131]DX0 state:1
[133]DX1 state:1
[134][ERROR DEBUG] auto scan dram rank&width fail !
[139]init dram fail
最近编辑记录 aeo1234 (2024-10-30 19:55:35)
离线
dram的配置参数不对,先用DragonHD调试
离线
离线
dram的配置参数不对,先用DragonHD调试
Round : 1
Running : DDR3-uart_init
uart init finish!
Running : DDR3-dram_init
DragonHD V3.0,dram init fail! channel0----(byte0 erro:1,byte1 erro:1,byte2 erro:0,byte3 erro:0)
parameter Fail:[DDR3-dram_init] .
看起来两个byte都不通,是硬件问题可能较大吗。不过焊了几块都这样,难绷啊:(
离线
@aeo1234
选看看参数是否不对?位宽等等,具体你可以在DragonHD的dram_init右击修改。
最近编辑记录 wupaul2001 (2024-11-02 14:02:45)
离线
DDR3 供电不是1.5么
离线
DDR3 供电不是1.5么
焊的是ddr3l,电压是1.35
离线
@aeo1234
选看看参数是否不对?位宽等等,具体你可以在DragonHD的dram_init右击修改。
目前看起来是原理图不对,完全不能识别
离线
哈哈,200要归我了。
找到全志的参考原理图调整数据线的线序,你这个线序不对。
离线
离线
哈哈,200要归我了。
找到全志的参考原理图调整数据线的线序,你这个线序不对。
没看明白,看了下官方这个图,数据线是一一对应的,地址线倒是打乱了。
楼主截图只截出了数据线,貌似和官方原理图一样的,地址线没截出来。
离线
楼主可以从2个方便入手,
1、校对一下原理图(kicad好评)
2、layout有无问题
离线
哈哈,200要归我了。
找到全志的参考原理图调整数据线的线序,你这个线序不对。
确实很诡异,我淘宝买了一个哪吒开发板的资料包。30块,正在打样中,还不知道行不行
离线
suibian 说:哈哈,200要归我了。
找到全志的参考原理图调整数据线的线序,你这个线序不对。@aeo1234 请问楼主你的问题解决了吗?
已给楼主发 email
还没有,还在改版打样中
离线
@Gentlepig
这是淘宝30块钱买的哪吒开发板的原理图,我看和楼上发的官方资料差不多,那个线序是乱的,有没有大佬知道是为什么,是原理图封装故意标错了吗
D1-H_SCHEMATIC_NEZA_V1_2.pdf
D1-H_package.zip
离线
哈哈,200要归我了。
找到全志的参考原理图调整数据线的线序,你这个线序不对。
不要说我是标题党。只是你回答太晚了。这期间我买了一堆开发板和资料研究,不缺这点钱哈,这些开发板全新我都没退货,有需要二手的可以找我,5折。
至于那个线序到底行不行,才改完,还在嘉立创打样,有待验证,要是成功了在v你200
最近编辑记录 aeo1234 (2024-11-18 15:40:04)
离线
@Gentlepig
一比一对着接线已知不行,之前这个就是完全对着接的。焊接肯定没问题
离线
创龙开发板多少钱出?
----------------------------
算啦,才想起来创龙的t113i板没有rgb接口。
最近编辑记录 Gentlepig (2024-11-18 17:03:09)
离线
昨天有点忙没上论坛看。首先我是说错了,不是数据线调线,应该是地址线调线。
然后简单解释下调线的原因:
1、为了layout的时候不出现因为交叉而引起过多的打过孔,在设计的时候会故意把线序做调整;
2、地址、数据线调线是DDR的特性;在其他平台比如NXP的IMX系列设计也有同样的设计。
3、全志的DDR驱动是闭源的,所以只能按照全志的参考原理图调线。
最后,关于DDR layout。如果有参考设计,直接1:1把参考设计的走线和层叠复制过来是最管用的,因为这是验证过的。如果自行layout,必须严格做好等长和参考层。如果打板回来出现DDR初始化失败,在排除了电源和时钟的问题之后,可以适当降频尝试。我看到很多大佬自己打板的频率都不是芯片宣称的频率,包括稚辉君。
离线
我也是买了一堆的开发板,最后用的创龙的核心板自己打的底板,改了一下网络芯片搞了现大半年。
离线
@Gentlepig
一比一对着接线已知不行,之前这个就是完全对着接的。焊接肯定没问题
那么之前的板,地址线,是一一对应的吗?
后来是如何改的?
还没走过ddr线,好奇。好像看imx6ul官方板地址线也不是一一对应的,这个必须软件上也做对应调整吗?
-----------------------------
下载了imx6ul原理图,地址线是一一对应的,数据线是打乱了的...
0 4 7 3 1 5 6 2 8 9 10 11 12 13 14 15.
最近编辑记录 Gentlepig (今天 10:02:53)
离线