WhyCan Forum(哇酷开发者社区)

dram的配置参数不对，先用DragonHD调试

Round : 1

Running : DDR3-uart_init

uart init finish!


Running : DDR3-dram_init

DragonHD V3.0,dram init fail! channel0----(byte0 erro:1,byte1 erro:1,byte2 erro:0,byte3 erro:0)


parameter Fail:[DDR3-dram_init]  .

看起来两个byte都不通，是硬件问题可能较大吗。不过焊了几块都这样，难绷啊:(

DDR3 供电不是1.5么

目前看起来是原理图不对，完全不能识别

附一个链接吧，本站的：
http://file.whycan.com/files/202304/T113-I/T113-i_EVB_V1_0_20220507.pdf

没看明白，看了下官方这个图，数据线是一一对应的，地址线倒是打乱了。
楼主截图只截出了数据线，貌似和官方原理图一样的，地址线没截出来。

确实很诡异，我淘宝买了一个哪吒开发板的资料包。30块，正在打样中，还不知道行不行

@Gentlepig

这是淘宝30块钱买的哪吒开发板的原理图，我看和楼上发的官方资料差不多，那个线序是乱的，有没有大佬知道是为什么，是原理图封装故意标错了吗
D1-H_SCHEMATIC_NEZA_V1_2.pdf
D1-H_package.zip

@Gentlepig

一比一对着接线已知不行，之前这个就是完全对着接的。焊接肯定没问题

昨天有点忙没上论坛看。首先我是说错了，不是数据线调线，应该是地址线调线。

然后简单解释下调线的原因：
1、为了layout的时候不出现因为交叉而引起过多的打过孔，在设计的时候会故意把线序做调整；
2、地址、数据线调线是DDR的特性；在其他平台比如NXP的IMX系列设计也有同样的设计。
3、全志的DDR驱动是闭源的，所以只能按照全志的参考原理图调线。

最后，关于DDR layout。如果有参考设计，直接1:1把参考设计的走线和层叠复制过来是最管用的，因为这是验证过的。如果自行layout，必须严格做好等长和参考层。如果打板回来出现DDR初始化失败，在排除了电源和时钟的问题之后，可以适当降频尝试。我看到很多大佬自己打板的频率都不是芯片宣称的频率，包括稚辉君。

那么之前的板，地址线，是一一对应的吗？
后来是如何改的？

还没走过ddr线，好奇。好像看imx6ul官方板地址线也不是一一对应的，这个必须软件上也做对应调整吗？

-----------------------------

下载了imx6ul原理图，地址线是一一对应的，数据线是打乱了的...
0 4 7 3 1 5 6 2 8 9 10 11 12 13 14 15.

最近编辑记录 Gentlepig (2024-11-21 10:02:53)

@suibian
验证完。最近我同时打了三块板验证，一块是直接用买的哪个开发板原理一gerber打样，一个是在之前的pcb改了按照evb改了线序，还有个是在evb的基础再次组内交换字节顺序的数据线，交换了少量地址线（没有交换控制线）。经过验证全部可以启动，线序交换是符合理论预期的。在对比最早的一版，对着接线不行是因为引脚是错的。不过楼下说的内存类型不对是否正确有待考证

@suibian

和走线这些其实关系不大，经过我三板验证，以及研究了买的图纸，芯片做了内部等长，组内只需要简易等长岂可，注意时钟线差分，4层都能随便走，目前频率打满非常正常。 不过嘉立创6层甚至比4层还便宜。 上面发的原理图有效， 认可此答案1/2。 发支付码，打钱1/2。

ok！我的这份请楼主直接转打赏给whycan论坛支持论坛建设。
祝楼主身体健康，长命百岁:lol

最近编辑记录 vectorspace (2024-12-19 14:55:19)